Scheda insegnamento (lingua italiana)

Stampato il 17.05.2024 ore 12:27

Insegnamento

Reti logiche
Introduction to Logic Design

mutua da Reti logiche

Corso di Laurea

Corso di Laurea Specialistica in Ingegneria Gestionale
Second Level Degree in Management Engineering

Corso di Laurea in Ingegneria Elettronica

Anno

1

Periodo didattico

1

Crediti

6

Docente:   Tiziano Villa Anno accademico:   2006/2007

Obiettivi formativi specifici: Propedeuticità obbligatorie: Competenze acquisite (max. 500 caratteri per riga):
Lezioni ed esercitazioni Ore
Argomenti Contenuti specifici  
Introduzione al progetto digitale moderno    4
Algebra di Boole    6
Minimizzazione a due e a piu' livelli    6
Reti combinatorie complesse    2
Logica programmabile e memorie    2
Circuiti aritmetici    4
Il ritardo nei circuiti combinatori    2
Reti sequenziali    6
Reti sequenziali complesse    2
Il ritardo nei circuiti sequenziali    2
Macchine a stati finiti    3
Progetto di sistemi sequenziali    4
 Totale ore lezioni ed esercitazioni 43 
 di cui di esercitazione  
Ulteriori attività di didattica assistita
Ore
  Laboratorio  
  Seminari e/o testimonianze  
  Corsi integrativi  
  Visite guidate  
 Illustrazione progetto d'esame  1
 Totale ore dedicate ad altre attività di didattica assistita 1 
 Totale ore complessive
44 

Modalità d'esame: Prova scritta

Testi consigliati: Ulteriore materiale didattico o informazioni reperibili al sito http:// www.parades.rm.cnr.it/~villa/didattica/reti_log/rl_aut02.html


- Documento generato con SOFIA -